信號(hào)完整性(SI)問(wèn)題解決得越早,設(shè)計(jì)的效率就越高,從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的工具和資源不少,本文探索信號(hào)完整性的核心議題以及解決SI問(wèn)題的幾種方法,在此忽略設(shè)計(jì)過(guò)程的技術(shù)細(xì)節(jié)。
SI問(wèn)題的提出
隨著IC輸出開(kāi)關(guān)速度的提高,不管信號(hào)周期如何,幾乎所有設(shè)計(jì)都遇到了信號(hào)完整性問(wèn)題。即使過(guò)去你沒(méi)有遇到SI問(wèn)題,但是隨著電路工作頻率的提高,今后一定會(huì)遇到信號(hào)完整性問(wèn)題。
信號(hào)完整性問(wèn)題主要指信號(hào)的過(guò)沖和阻尼振蕩現(xiàn)象,它們主要是IC驅(qū)動(dòng)幅度和跳變時(shí)間的函數(shù)。也就是說(shuō),即使布線拓?fù)浣Y(jié)構(gòu)沒(méi)有變化,只要芯片速度變得足夠快,現(xiàn)有設(shè)計(jì)也將處于臨界狀態(tài)或者停止工作。線路板打樣廠家用兩個(gè)實(shí)例來(lái)說(shuō)明信號(hào)完整性設(shè)計(jì)是不可避免的。
在通信領(lǐng)域,前沿的電信公司正為語(yǔ)音和數(shù)據(jù)交換生產(chǎn)高速電路板(高于500MHz),此時(shí)成本并不特別重要,因而可以盡量采用多層板。pcb打樣廠家告訴您這樣的電路板可以實(shí)現(xiàn)充分接地并容易構(gòu)成電源回路,也可以根據(jù)需要采用大量離散的端接器件,但是設(shè)計(jì)須正確,不能處于臨界狀態(tài)。
SI和EMC專家在布線之前要進(jìn)行仿真和計(jì)算,然后,電路板設(shè)計(jì)就可以遵循一系列非常嚴(yán)格的設(shè)計(jì)規(guī)則,在有疑問(wèn)的地方,可以增加端接器件,從而獲得盡可能多的SI安全裕量。電路板實(shí)際工作過(guò)程中,總會(huì)出現(xiàn)一些問(wèn)題,為此,通過(guò)采用可控阻抗端接線,可以避免出現(xiàn)SI問(wèn)題。簡(jiǎn)而言之,超標(biāo)準(zhǔn)設(shè)計(jì)可以解決SI問(wèn)題。