從IC芯片的發(fā)展及封裝形式來看,芯片體積越來越小、引腳數越來越多;同時,由于近年來IC工藝的發(fā)展,使得其速度也越來越高。這就帶來了一個問題,即電子設計的體積減小導致電路的布局布線密度變大,而同時信號的頻率還在提高,從而使得如何處理高速信號問題成為一個設計能否成功的關鍵因素。隨著電子系統(tǒng)中邏輯復雜度和時鐘頻率的迅速提高,信號邊沿不斷變陡,印刷電路板的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設計,線跡互連和板層的影響可以不考慮,但當頻率超過50 MHz時,互連關系必須考慮,而在*定系統(tǒng)性能時還必須考慮印刷電路板板材的電參數。因此,高速系統(tǒng)的設計必須面對互連延遲引起的時序問題以及串擾、傳輸線效應等信號完整性(Signal Integrity,SI)問題。當硬件工作頻率增高后,每一根布線網絡上的傳輸線都可能成為發(fā)射天線,對其他電子設備產生電磁輻射或與其他設備相互干擾,從而使硬件時序邏輯產生混亂。電磁兼容性(Electromagnetic Compatibility,EMC)的標準提出了解決硬件實際布線網絡可能產生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數字電路設計的幾個基本概念在高速數字電路中,由于串擾、反射、過沖、振蕩、地彈、偏移等信號完整性問題,本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外,隨著現有電氣系統(tǒng)耦合結構越來越復雜,電磁兼容性也變成了一個不能不考慮的問題。要解決高速電路設計的問題,首先需要真正明白高速信號的概念。高速不是就頻率的高低來說的,而是由信號的邊沿速度決定的,一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。即使在工作頻率不高的系統(tǒng)中,也會出現信號完整性的問題。這是由于隨著集成電路工藝的提高,所用器件I/O端口的信號邊沿比以前更陡更快,因此在工作時鐘不高的情況下也屬于高速器件,隨之帶來了信號完整性的種種問題。
在基于信號完整性計算機分析的PCB設計方法中,最為核心的部分就是PCB板級信號完整性模型的建立,這是與傳統(tǒng)的設計方法的區(qū)別之處。SI模型的正確性將決定設計的正確性,而SI模型的可建立性則決定了這種設計方法的可行性。目前構成器件模型的方法有兩種:一種是從元器件的電學工作特性出發(fā),把元器件看成‘黑盒子’,測量其端口的電氣特性,提取器件模型,而不涉及器件的工作原理,稱為行為級模型。這種模型的代表是IBIS模型和S參數。其優(yōu)點是建模和使用簡單方便,節(jié)約資源,適用范圍廣泛,特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差,一致性不能保證,受測試技術和精度的影響。另一種是以元器件的工作原理為基礎,從元器件的數學方程式出發(fā),得到的器件模型及模型參數與器件的物理工作原理有密切的關系。SPICE 模型是這種模型中應用最廣泛的一種。其優(yōu)點是精度較高,特別是隨著建模手段的發(fā)展和半導體工藝的進步和規(guī)范,人們已可以在多種級別上提供這種模型,滿足不同的精度需要。缺點是模型復雜,計算時間長。一般驅動器和接收器的模型由器件廠商提供,傳輸線的模型通常從場分析器中提取,封裝和連接器的模型即可以由場分析器提取,又可以由制造廠商提供。在電子設計中已經有多種可以用于PCB板級信號完整性分析的模型,其中最為常用的有三種,分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。
日常維護與保養(yǎng)方法1、槽體的維護與保養(yǎng)垂直電鍍線與水平電鍍線的主要區(qū)別在于電路板的運送方式不同,而對于槽體的維護及保養(yǎng)方法本質上相差不大。7d要對各水洗槽進行一次清洗對酸洗槽,進行一次清洗并更換其槽液;對槽體內的噴淋裝置進行一次檢查,查看有無出現阻塞情況,對出現阻塞情況的要及時進行疏通;對鍍銅槽、鍍錫槽上的導電支座及陽極與火線接觸位,進行一次清潔清潔時可用抹布擦拭及砂紙進行打磨;對鍍銅槽、鍍錫槽的鈦籃、錫條籃進行一次檢查,更換爛的鈦籃袋、錫條籃,并添加銅球、錫條,在7d添加完銅球、錫條后,須對電鍍銅槽、電鍍錫槽進行電解。7d還要使用高、低電流方式進行試生產,使新添加銅球、錫條完后,生產的性能穩(wěn)定后再進行生產。每90要對銅球及陽極袋進行一次清洗。每120~150d使用活性碳對槽液進行一次過濾清潔,濾去槽液中的雜質,對錫槽進行一次清洗。2、垂直電鍍線振動機構的維護與保養(yǎng)在垂直電鍍上,為保證電鍍時面銅的均勻性及孔銅的效果,會對板進行振動搖擺,槽體上會有振動搖擺機構。30d要對減速機進行檢查,看其是否運轉正常,檢查其緊固性;要檢查震動安裝馬達螺栓的緊固性;檢查震動橡膠的磨損情況,對于磨損比較嚴重的,要進行及時的更換。180d對接線盒內的電源線接觸情形進行檢查,對出現接頭松動要及時加以緊固,對電線絕緣層熔化或老化的電源線,要及時進行更換電源線,保證電源線之間的絕緣性;要對振動機構上的所有軸承進行一次檢查,上一次潤滑脂,對嚴重磨損的軸承要進行及時的更換。3、垂直電鍍線行車的維護與保養(yǎng)垂直電鍍線是采用行車、掛具對電路板進行傳送。每周要對吊車及掛具進行一次清潔(行車及掛具不用拆卸),使其外觀保持整潔,清潔時可使用抹布抹洗,并使用砂紙打磨。30d對掛具進行一次檢查,查看掛具的破損情況;對行車的電機及減速機進行一次檢查和維護,查看其整個傳動裝置,保證其正常運行。180d對行車及掛具進行一次深入的清潔及保養(yǎng),要將掛具從行車上拆卸下來進行清潔。
隨著PCB設計復雜度的逐步提高,對于信號完整性的分析除了反射,串擾以及EMI之外,穩(wěn)定可靠的電源供應也成為設計者們重點研究的方向之一。尤其當開關器件數目不斷增加,核心電壓不斷減小的時候,電源的波動往往會給系統(tǒng)帶來致命的影響,于是人們提出了新的名詞:電源完整性,簡稱PI(powerintegrity)。當今國際市場上,IC設計比較發(fā)達,但電源完整性設計還是一個薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問題的產生,分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問題的優(yōu)化方法與經驗設計,具有較強的理論分析與實際工程應用價值。二、電源噪聲的起因及分析對于電源噪聲的起因我們通過一個與非門電路圖進行分析。圖1中的電路圖為一個三輸入與非門的結構圖,因為與非門屬于數字器件,它是通過“1”和“0”電平的切換來工作的。隨著IC技術的不斷提高,數字器件的切換速度也越來越快,這就引進了更多的高頻分量,同時回路中的電感在高頻下就很容易引起電源波動。如在圖1中,當與非門輸入全為高電平時,電路中的三極管導通,電路瞬間短路,電源向電容充電,同時流入地線。此時由于電源線和地線上存在寄生電感,我們由公式V=LdI/dt可知,這將在電源線和地線上產生電壓波動,如圖2中所示的電平上升沿所引入的ΔI噪聲。當與非門輸入為低電平時,此時電容放電,將在地線上產生較大的ΔI噪聲;而電源此時只有電路的瞬間短路所引起的電流突變,由于不存在向電容充電而使電流突變相對于上升沿來說要小。從對與非門的電路進行分析我們知道,造成電源不穩(wěn)定的根源主要在于兩個方面:一是器件高速開關狀態(tài)下,瞬態(tài)的交變電流過大;
上海開發(fā)FPC軟板1.寄生電容過孔本身存在著對地或電源的寄生電容,如果已知過孔在內層上的隔離孔直徑為D2;開發(fā)FPC軟板過孔焊盤的直徑為D1;PCB的厚度為T;板基材的相對介電常數為ε;過孔的寄生電容延Κ了電路中信號的上升時問,降低了電路的速度。如果一塊厚度為25mil的PCB,使用內徑為10mil,焊盤直徑為20mil的過孔,內層電氣間隙寬度為32mil時,可以通過上面的公式近似算出過孔的寄生電容大致為0.259 pF。如果走線的特性阻抗為30Ω,則該寄生電容引起的信號上升時間延長量。系數1/2是因為過孔在走線的中途。從這些數值可以看出,盡管單個過孔的寄生電容引起的上升沿變緩的效用不是很明顯,但是如果走線中多次使用過孔進行層間的切換,設計者還是要慎重考慮的。2.寄生電感過孔還具有與其高度和直徑直接相關的串聯寄生電感。若九是過孔的高度;d是中心鉆孔的直徑;則過孔的寄生電感L近似為在高速數字電路的設計中,寄生電感帶來的危害超過寄生電容的影響。過孔的寄生串聯電感會削弱旁路電容在電源或地平面濾除噪聲的作用,減弱整個電源系統(tǒng)的濾波效用c因此旁路和去耦電容的過孔應該盡可能短,以使其電感值最小。通過上面對過孔寄生特性的分析,為了減小過孔的寄生效應帶來的不利影響,在進行高速PCB設計時應盡量做到:· 盡量減少過孔,尤其是時鐘信號走線;· 使用較薄的PCB有利于減小過孔的兩種寄生參數;· 過孔阻抗應該盡可能與其連接的走線的阻抗相匹配,以便減小信號的反射;