河北開發(fā)SMT貼片高速數(shù)字PCB板的等線長是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)),SMT貼片生產(chǎn)商一般要求延遲差不超過1/4時(shí)鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬,線長,銅厚,板層結(jié)構(gòu)有關(guān),但線過長會(huì)增大分布電容和分布電感,使信號(hào)質(zhì)量,所以時(shí)鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會(huì)使信號(hào)中的上升元中的高次諧波相移,造成信號(hào)質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號(hào)的上升時(shí)間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如CIClk,AGPClk，它的作用有兩點(diǎn)：1、阻抗匹配 2、濾波電感。對(duì)一些重要信號(hào)，如INTEL HUB架構(gòu)中的HUBLink,一共13根，跑233MHz，要求必須嚴(yán)格等長，以消除時(shí)滯造成的隱患，繞線是解決辦法。一般來講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI 33MHzClock的線長要求。若在一般普通PCB板中，是一個(gè)分布參數(shù)的 LC濾波器，還可作為收音機(jī)天線的電感線圈，短而窄的蛇形走線可做保險(xiǎn)絲等等.

在PCB(印制電路板)中，印制導(dǎo)線用來實(shí)現(xiàn)電路元件和器件之間電氣連接，是PCB中的重要組件，PCB導(dǎo)線多為銅線，銅自身的物理特性也導(dǎo)致其在導(dǎo)電過程中必然存在一定的阻抗，導(dǎo)線中的電感成分會(huì)影響電壓信號(hào)的傳輸，而電阻成分則會(huì)影響電流信號(hào)的傳輸，在高頻線路中電感的影響尤為嚴(yán)重，因此，在PCB設(shè)計(jì)中必須注意和消除印制導(dǎo)線阻抗所帶來的影響。1印制導(dǎo)線產(chǎn)生干擾的原因PCB上的印制導(dǎo)線通電后在直流或交流狀態(tài)下分別對(duì)電流呈現(xiàn)電阻或感抗，而平行導(dǎo)線之間存在電感效應(yīng)，電阻效應(yīng)，電導(dǎo)效應(yīng)，互感效應(yīng);一根導(dǎo)線上的變化電流必然影響另一根導(dǎo)線，從而產(chǎn)生干擾;PCB板外連接導(dǎo)線甚至元器件引線都可能成為發(fā)射或接收干擾信號(hào)的天線。印制導(dǎo)線的直流電阻和交流阻抗可以通過公式和公式來計(jì)算，R=PL/S和XL=2πfL式中L為印制導(dǎo)線長度(m)，s為導(dǎo)線截面積(mm2)，ρ為銅的電阻率，TT為常數(shù)，f為交流頻率。正是由于這些阻抗的存在，從而產(chǎn)生一定的電位差，這些電位差的存在，必然會(huì)帶來干擾，從而影響電路的正常工作。2 PCB電流與導(dǎo)線寬度的關(guān)系PCB導(dǎo)線寬度與電路電流承載值有關(guān)，一般導(dǎo)線越寬，承載電流的能力越強(qiáng)。在實(shí)際的PCB制作過程中，導(dǎo)線寬度應(yīng)以能滿足電氣性能要求而又便于生產(chǎn)為宜，它的最小值以承受的電流大小而定，導(dǎo)線寬度和間距可取0.3mm(12mil)。導(dǎo)線的寬度在大電流的情況下還要考慮其溫升問題。PCB設(shè)計(jì)銅鉑厚度、線寬

1. 從原理圖到PCB的設(shè)計(jì)流程建立元件參數(shù)——>輸入原理網(wǎng)表->設(shè)計(jì)參數(shù)設(shè)置->手工布局->手工布線->驗(yàn)證設(shè)計(jì)——>復(fù)查->CAM輸出。2. 參數(shù)設(shè)置相鄰導(dǎo)線間距必須能滿足電氣安全要求，而且為了便于操作和生產(chǎn)，間距也應(yīng)盡量寬些。最小間距至少要能適合承受的電壓，在布線密度較低時(shí)，信號(hào)線的間距可適當(dāng)?shù)丶哟?，?duì)高、低電平懸殊的信號(hào)線應(yīng)盡可能地短且加大間距，一般情況下將走線間距設(shè)為8mil。焊盤內(nèi)孔邊緣到印制板邊的距離要大于1mm，這樣可以避免加工時(shí)導(dǎo)致焊盤缺損。當(dāng)與焊盤連接的走線較細(xì)時(shí)，要將焊盤與走線之間的連接設(shè)計(jì)成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。3. 元器件布局實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平行線靠得很近，則會(huì)形成信號(hào)波形的延遲，在傳輸線的終端形成反射噪聲;由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，因此，在設(shè)計(jì)印制電路板的時(shí)候，應(yīng)注意采用正確的方法。每一個(gè)開關(guān)電源都有四個(gè)電流回路：◆ 電源開關(guān)交流回路◆ 輸出整流交流回路◆ 輸入信號(hào)源電流回路◆ 輸出負(fù)載電流回路輸入回路通過一個(gè)近似直流的電流對(duì)輸入電容充電，濾波電容主要起到一個(gè)寬帶儲(chǔ)能作用;類似地，輸出濾波電容也用來儲(chǔ)存來自輸出整流器的高頻能量，同時(shí)消除輸出負(fù)載回路的直流能量。所以，輸入和輸出濾波電容的接線端十分重要，輸入及輸出電流回路應(yīng)分別只從濾波電容的接線端連接到電源;如果在輸入/輸出回路和電源開關(guān)/整流回路之間的連接無法與電容的接線端直接相連，交流能量將由輸入或輸出濾波電容并輻射到環(huán)境中去。電源開關(guān)交流回路和整流器的交流回路包含高幅梯形電流，這些電流中諧波成分很高，其頻率遠(yuǎn)大于開關(guān)基頻，峰值幅度可高達(dá)持續(xù)輸入/輸出直流電流幅度的5倍，過渡時(shí)間通常約為50ns。這兩個(gè)回路最容易產(chǎn)生電磁干擾，因此必須在電源中其它印制線布線之前先布好這些交流回路，每個(gè)回路的三種主要的元件濾波電容、電源開關(guān)或整流器、電感或變壓器應(yīng)彼此相鄰地進(jìn)行放置，調(diào)整元件位置使它們之間的電流路徑盡可能短。

從IC芯片的發(fā)展及封裝形式來看，芯片體積越來越小、引腳數(shù)越來越多;同時(shí)，由于近年來IC工藝的發(fā)展，使得其速度也越來越高。這就帶來了一個(gè)問題，即電子設(shè)計(jì)的體積減小導(dǎo)致電路的布局布線密度變大，而同時(shí)信號(hào)的頻率還在提高，從而使得如何處理高速信號(hào)問題成為一個(gè)設(shè)計(jì)能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時(shí)鐘頻率的迅速提高，信號(hào)邊沿不斷變陡，印刷電路板的線跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。對(duì)于低頻設(shè)計(jì)，線跡互連和板層的影響可以不考慮，但當(dāng)頻率超過50 MHz時(shí)，互連關(guān)系必須考慮，而在*定系統(tǒng)性能時(shí)還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問題以及串?dāng)_、傳輸線效應(yīng)等信號(hào)完整性(Signal Integrity，SI)問題。當(dāng)硬件工作頻率增高后，每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線，對(duì)其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念在高速數(shù)字電路中，由于串?dāng)_、反射、過沖、振蕩、地彈、偏移等信號(hào)完整性問題，本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來越復(fù)雜，電磁兼容性也變成了一個(gè)不能不考慮的問題。要解決高速電路設(shè)計(jì)的問題，首先需要真正明白高速信號(hào)的概念。高速不是就頻率的高低來說的，而是由信號(hào)的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。即使在工作頻率不高的系統(tǒng)中，也會(huì)出現(xiàn)信號(hào)完整性的問題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號(hào)邊沿比以前更陡更快，因此在工作時(shí)鐘不高的情況下也屬于高速器件，隨之帶來了信號(hào)完整性的種種問題。

覆銅，就是將PCB上閑置的空間作為基準(zhǔn)面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準(zhǔn)參考來獨(dú)立覆銅，數(shù)字地和模擬地分開來敷銅自不多言。同時(shí)在覆銅之前，首先加粗相應(yīng)的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來，就形成了多個(gè)不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個(gè)問題：一是不同地的單點(diǎn)連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問題，如果覺得很大，那就定義個(gè)地過孔添加進(jìn)去也費(fèi)不了多大的事。另外，大面積覆銅好還是網(wǎng)格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過波峰焊時(shí)，板子就可能會(huì)翹起來，甚至?xí)鹋?。從這點(diǎn)來說，網(wǎng)格的散熱性要好些。通常是高頻電路對(duì)抗干擾要求高的多用網(wǎng)格，低頻電路有大電流的電路等常用完整的鋪銅。補(bǔ)充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級(jí)以上工作頻率的電路，敷銅的作用就是為了降低整個(gè)地平面的阻抗。更具體的處理方法我一般是這樣來操作的：各個(gè)核心模塊(也都是數(shù)字電路)在允許的情況下也會(huì)分區(qū)敷銅，然后再用線把各個(gè)敷銅連接起來，這樣做的目的也是為了減小各級(jí)電路之間的影響。對(duì)于數(shù)字電路模擬電路 混合的電路，地線的獨(dú)立走線，以及到最后到電源濾波電容處的匯總就不多說了，大家都清楚。不過有一點(diǎn)：模擬電路里的地線分布，很多時(shí)候不能簡單敷成一片銅皮就了事，因?yàn)槟M電路里很注重前后級(jí)的互相影響，而且模擬地也要求單點(diǎn)接地，所以能不能把模擬地敷成銅皮還得根據(jù)實(shí)際情況處理。(這就要求對(duì)所用到的模擬IC的一些特殊性能還是要了解的)

解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計(jì)等。本文從最基本的PCB布板出發(fā)，討論P(yáng)CB分層堆疊在控制EMI輻射中的作用和設(shè)計(jì)技巧。電源匯流排在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動(dòng)IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會(huì)形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應(yīng)該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號(hào)也小，進(jìn)而降低共模EMI。當(dāng)然，電源層到IC電源引腳的連線必須盡可能短，因?yàn)閿?shù)位信號(hào)的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個(gè)電源層必須是一個(gè)設(shè)計(jì)相當(dāng)好的電源層的配對(duì)。有人可能會(huì)問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時(shí)間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。