在基于信號(hào)完整性計(jì)算機(jī)分析的PCB設(shè)計(jì)方法中，最為核心的部分就是PCB板級(jí)信號(hào)完整性模型的建立，這是與傳統(tǒng)的設(shè)計(jì)方法的區(qū)別之處。SI模型的正確性將決定設(shè)計(jì)的正確性，而SI模型的可建立性則決定了這種設(shè)計(jì)方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測(cè)量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級(jí)模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點(diǎn)是建模和使用簡單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級(jí)模型是一個(gè)選擇。缺點(diǎn)是精度較差，一致性不能保證，受測(cè)試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點(diǎn)是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進(jìn)步和規(guī)范，人們已可以在多種級(jí)別上提供這種模型，滿足不同的精度需要。缺點(diǎn)是模型復(fù)雜，計(jì)算時(shí)間長。一般驅(qū)動(dòng)器和接收器的模型由器件廠商提供，傳輸線的模型通常從場(chǎng)分析器中提取，封裝和連接器的模型即可以由場(chǎng)分析器提取，又可以由制造廠商提供。在電子設(shè)計(jì)中已經(jīng)有多種可以用于PCB板級(jí)信號(hào)完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

(一) 畫好原理圖很多工程師都覺得layout工作更重要一些，原理圖就是為了生成網(wǎng)表方便PCB做檢查用的。其實(shí)，在后續(xù)電路調(diào)試過程中原理圖的作用會(huì)更大一些。無論是查找問題還是和同事交流，還是原理圖更直觀更方便。另外養(yǎng)成在原理圖中做標(biāo)注的習(xí)慣，把各部分電路在layout的時(shí)候要注意到的問題標(biāo)注在原理圖上，對(duì)自己或者對(duì)別人都是一個(gè)很好的提醒。層次化原理圖，把不同功能不同模塊的電路分成不同的頁，這樣無論是讀圖還是以后重復(fù)使用都能明顯的減少工作量。使用成熟的設(shè)計(jì)總是要比設(shè)計(jì)新電路的風(fēng)險(xiǎn)小。每次看到把所有電路都放在一張圖紙上，一片密密麻麻的器件，腦袋就能大一圈。(二) 好好進(jìn)行電路布局心急的工程師畫完原理圖，把網(wǎng)表導(dǎo)入PCB后就迫不及待的把器件放好，開始拉線。其實(shí)一個(gè)好的PCB布局能讓你后面的拉線工作變得簡單，讓你的PCB工作的更好。每一塊板子都會(huì)有一個(gè)信號(hào)路徑，PCB布局也應(yīng)該盡量遵循這個(gè)信號(hào)路徑，讓信號(hào)在板子上可以順暢的傳輸，人們都不喜歡走迷宮，信號(hào)也一樣。如果原理圖是按照模塊設(shè)計(jì)的，PCB也一樣可以。按照不同的功能模塊可以把板子劃分為若干區(qū)域。模擬數(shù)字分開，電源信號(hào)分開，發(fā)熱器件和易感器件分開，體積較大的器件不要太靠近板邊，注意射頻信號(hào)的屏蔽等等……多花一分的時(shí)間去優(yōu)化PCB的布局，就能在拉線的時(shí)候節(jié)省更多的時(shí)間。

臺(tái)灣開發(fā)PCB打樣1)專門用于探測(cè)的測(cè)試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測(cè)試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。PCB打樣生產(chǎn)商如果元器件的高度大于6. 7mm，那么測(cè)試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測(cè)試焊盤。4) 測(cè)試焊盤應(yīng)放在一個(gè)網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標(biāo)準(zhǔn)探針和一個(gè)更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進(jìn)行焊盤測(cè)試。測(cè)試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測(cè)試頂端通過孔放到印制電路板的非元器件/焊接面上。

覆銅時(shí)銅和導(dǎo)線之間的間距要改變覆銅時(shí)銅和導(dǎo)線以及焊盤之間的間距，方法如下：設(shè)計(jì)—規(guī)則—Electrical—clearance，點(diǎn)右鍵建立“新規(guī)則”，出現(xiàn)clearance_1，在clearance_1規(guī)則中“第Y個(gè)對(duì)象匹配哪里”欄中選中“高級(jí)(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點(diǎn)“應(yīng)用”結(jié)束。如果輸入不對(duì)，選則“所有”后再選“高級(jí)(查詢)”。pcb中放置某個(gè)器件時(shí)無論如何都報(bào)錯(cuò)在pcb中放置某個(gè)元件時(shí)，無論如何都報(bào)錯(cuò)，解決辦法是將規(guī)則里的線間距改小。如何選中所有連在一起的線或同一網(wǎng)絡(luò)的線按住“Ctrl”左鍵單擊想要選中的網(wǎng)絡(luò)線即可。無意中按出來個(gè)放大鏡在無意中按出來個(gè)放大鏡，用“SHIFT+M”取消或者選菜單項(xiàng)“工具”——“優(yōu)先選項(xiàng)”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。