這里主要是說了從PCB設計封裝來解析選擇元件的技巧。元件的封裝包含很多信息,包含元件的尺寸,特別是引腳的相對位置關系,還有元件的焊盤類型。當然我們根據元件封裝選擇元件時還有一個要注意的地方是要考慮元件的外形尺寸。引腳位置關系:主要是指我們需要將實際的元件的引腳和PCB元件的封裝的尺寸對應起來。我們選擇不同的元件,雖然功能相同,但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇:這個是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種,一是電鍍通孔,一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數。從制造角度看,表貼器件通常要比通孔器件便宜,而且一般可用性較高。對于我們一般設計來說,我們選擇表貼元件,不僅方便手工焊接,而且有利于查錯和調試過程中更好的連接焊盤和信號。其次我們還應該注意焊盤的位置。因為不同的位置,就代表元件實際當中不同的位置。我們如果不合理安排焊盤的位置,很有可能就會出現(xiàn)一個區(qū)域元件過密,而另外一個區(qū)域元件很稀疏的情況,當然情況更糟糕的是由于焊盤位置過近,導致元件之間空隙過小而無法焊接,下面就是我失敗的一個例子,我在一個光耦開關旁邊開了通孔,但是由于它們的位置過近,導致光耦開關焊接上去以后,通孔無法再放置螺絲了。另外一種情況就是我們要考慮焊盤如何焊接。在實際過程中我們常按一個特定的方向排列焊盤,焊接起來比較方便。元件的外形尺寸:在實際應用當中,一些元件(如有極性電容)可能有高度凈空限制,所以我們需要在元件選擇過程中加以考慮。我們在最初開始設計時,可以先畫一個基本的電路板外框形狀,然后放置上一些計劃要使用的大型或位置關鍵元件(如連接器)。這樣,就能直觀快速地看到(沒有布線的)電路板虛擬透視圖,并給出相對精確的電路板和元器件的相對定位和元件高度。這將有助于確保PCB經過裝配后元件能合適地放進外包裝(塑料制品、機箱、機框等)內。當然我們還可以從工具菜單中調用三維預覽模式瀏覽整塊電路板。對于元件的選擇,除了要依據設計要求外,還要選擇正規(guī)廠家所生產的產品,這樣才能保證實現(xiàn)你的設計目標。
現(xiàn)在市面上流行的EDA工具軟件很多,但除了使用的術語和功能鍵的位置不一樣外都大同小異,如何用這些工具更好地實現(xiàn)PCB的設計呢?在開始布線之前對設計進行認真的分析以及對工具軟件進行認真的設置將使設計更加符合要求。下面是一般的設計過程和步驟。1、確定PCB的層數電路板尺寸和布線層數需要在設計初期確定。如果設計要求使用高密度球柵數組(BGA)組件,就必須考慮這些器件布線所需要的最少布線層數。布線層的數量以及層疊(stack-up)方式會直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度,實現(xiàn)期望的設計效果。多年來,人們總是認為電路板層數越少成本就越低,但是影響電路板的制造成本還有許多其它因素。近幾年來,多層板之間的成本差別已經大大減小。在開始設計時最好采用較多的電路層并使敷銅均勻分布,以避免在設計臨近結束時才發(fā)現(xiàn)有少量信號不符合已定義的規(guī)則以及空間要求,從而被迫添加新層。在設計之前認真的規(guī)劃將減少布線中很多的麻煩。2、設計規(guī)則和限制自動布線工具本身并不知道應該做些什幺。為完成布線任務,布線工具需要在正確的規(guī)則和限制條件下工作。不同的信號線有不同的布線要求,要對所有特殊要求的信號線進行分類,不同的設計分類也不一樣。每個信號類都應該有優(yōu)先級,優(yōu)先級越高,規(guī)則也越嚴格。規(guī)則涉及印制線寬度、過孔的最大數量、平行度、信號線之間的相互影響以及層的限制,這些規(guī)則對布線工具的性能有很大影響。認真考慮設計要求是成功布線的重要一步。
開發(fā)線路板貼片如果阻抗變化只發(fā)生一次,例如線寬從8mil變到6mil后,一直保持6mil寬度這種情況,要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預算要求,線路板貼片阻抗變化必須小于10%。這有時很難做到,以 FR4板材上微帶線的情況為例,我們計算一下。如果線寬8mil,線條和參考平面之間的厚度為4mil,特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆,阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響,還和信號上升時間和驅動端到反射點處信號的時延有關。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。如果阻抗變化發(fā)生兩次,例如線寬從8mil變到6mil后,拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發(fā)生反射,一次是阻抗變大,發(fā)生正反射,接著阻抗變小,發(fā)生負反射。如果兩次反射間隔時間足夠短,兩次反射就有可能相互抵消,從而減小影響。假設傳輸信號為1V,第Y次正反射有0.2V被反射,1.2V繼續(xù)向前傳輸,第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設6mil線長度極短,兩次反射幾乎同時發(fā)生,那么總的反射電壓只有0.04V,小于5%這一噪聲預算要求。因此,這種反射是否影響信號,有多大影響,和阻抗變化處的時延以及信號上升時間有關。研究及實驗表明,只要阻抗變化處的時延小于信號上升時間的20%,反射信號就不會造成問題。如果信號上升時間為1ns,那么阻抗變化處的時延小于0.2ns對應1.2英寸,反射就不會產生問題。也就是說,對于本例情況,6mil寬走線的長度只要小于3cm就不會有問題。
1.布局首先,要考慮PCB尺寸大小。PCB尺寸過大時,印制線條長,阻抗增加,抗噪聲能力下降,成本也增加;過小,則散熱不好,且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后,根據電路的功能單元,對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則:(1)盡可能縮短高頻元器件之間的連線,設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近,輸入和輸出元件應盡量遠離。(2)某些元器件或導線之間可能有較高的電位差,應加大它們之間的距離,以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。(3)應留出印制扳定位孔及固定支架所占用的位置。根據電路的功能單元.對電路的全部元器件進行布局時,要符合以下原則:(1)按照電路的流程安排各個功能電路單元的位置,使布局便于信號流通,并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心,圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路,要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣,不但美觀.而且裝焊容易.易于批量生產。(4)位于電路板邊緣的元器件,離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。
通訊與計算機技術的高速發(fā)展使得高速PCB設計進入了千兆位領域,新的高速器件應用使得如此高的速率在背板和單板上的長距離傳輸成為可能,但與此同時,PCB設計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸的質量,主要問題包括反射、振蕩、時序、地彈和串擾等。信號完整性差不是由某個單一因素導致,而是板級設計中多種因素共同引起。在千兆位設備的PCB板設計中,一個好的信號完整性設計要求工程師全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。高速PCB設計EDA工具已經從單純的仿真驗證發(fā)展到設計和驗證相結合,幫助設計者在設計早期設定規(guī)則以避免錯誤而不是在設計后期發(fā)現(xiàn)問題。隨著數據速率越來越高設計越來越復雜,高速PCB系統(tǒng)分析工具變得更加必要,這些工具包括時序分析、信號完整性分析、設計空間參數掃描分析、EMC設計、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設備PCB設計中信號完整性分析應考慮的一些問題。高速器件與器件模型盡管千兆位發(fā)送與接收元器件供應商會提供有關芯片的設計資料,但是器件供應商對于新器件信號完整性的了解也存在一個過程,這樣器件供應商給出的設計指南可能并不成熟,還有就是器件供應商給出的設計約束條件通常都是非??量痰?,對設計工程師來說要滿足所有的設計規(guī)則會非常困難。所以就需要信號完整性工程師運用仿真分析工具對供應商的約束規(guī)則和實際設計進行分析,考察和優(yōu)化元器件選擇、拓撲結構、匹配方案、匹配元器件的值,并最終開發(fā)出確保信號完整性的PCB布局布線規(guī)則。因此,千兆位信號的精確仿真分析變得十分重要,而器件模型在信號完整性分析工作中的作用也越來越得到重視。