在基于信號完整性計算機分析的PCB設(shè)計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)的設(shè)計方法的區(qū)別之處。SI模型的正確性將決定設(shè)計的正確性，而SI模型的可建立性則決定了這種設(shè)計方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點是建模和使用簡單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進(jìn)步和規(guī)范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復(fù)雜，計算時間長。一般驅(qū)動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設(shè)計中已經(jīng)有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

PCB設(shè)計是一個細(xì)致的工作，需要的就是細(xì)心和耐心。剛開始做設(shè)計的新手經(jīng)常犯的錯誤就是一些細(xì)節(jié)錯誤。器件管腳弄錯了，器件封裝用錯了，管腳順序畫反了等等，有些可以通過飛線來解決，有些可能就讓一塊板子直接變成了廢品。畫封裝的時候多檢查一遍，投板之前把封裝打印出來和實際器件比一下，多看一眼，多檢查一遍不是強迫癥，只是讓這些容易犯的低級錯誤盡量避免。否則設(shè)計的再好看的板子，上面布滿飛線，也就遠(yuǎn)談不上優(yōu)秀了。(二) 學(xué)會設(shè)置規(guī)則其實現(xiàn)在不光高級的PCB設(shè)計軟件需要設(shè)置布線規(guī)則，一些簡單易用的PCB工具同樣可以進(jìn)行規(guī)則設(shè)置。人腦畢竟不是機器，那就難免會有疏忽有失誤。所以把一些容易忽略的問題設(shè)置到規(guī)則里面，讓電腦幫助我們檢查，盡量避免犯一些低級錯誤。另外，完善的規(guī)則設(shè)置能更好的規(guī)范后面的工作。所謂磨刀不誤砍柴工，板子的規(guī)模越復(fù)雜規(guī)則設(shè)置的重要性越突出。現(xiàn)在很多EDA工具都有自動布線功能，如果規(guī)則設(shè)置足夠詳細(xì)，讓工具自己幫你去設(shè)計，你在一旁喝杯咖啡，不是更愜意的事情嗎?(三) 為別人考慮的越多，自己的工作越少在進(jìn)行PCB設(shè)計的時候，盡量多考慮一些最終使用者的需求。比如，如果設(shè)計的是一塊開發(fā)板，那么在進(jìn)行PCB設(shè)計的時候就要考慮放置更多的絲印信息，這樣在使用的時候會更方便，不用來回的查找原理圖或者找設(shè)計人員支持了。如果設(shè)計的是一個量產(chǎn)產(chǎn)品，那么就要更多的考慮到生產(chǎn)線上會遇到的問題，同類型的器件盡量方向一致，器件間距是否合適，板子的工藝邊寬度等等。這些問題考慮的越早，越不會影響后面的設(shè)計，也可以減少后面支持的工作量和改板的次數(shù)?？瓷先ラ_始設(shè)計上用的時間增加了，實際上是減少了自己后續(xù)的工作量。在板子空間信號允許的情況下，盡量放置更多的測試點，提高板子的可測性，這樣在后續(xù)調(diào)試階段同樣能節(jié)省更多的時間，給發(fā)現(xiàn)問題提供更多的思路。

PCB制板熱風(fēng)整平前處理過程的好壞對熱風(fēng)整平的質(zhì)量影響很大，該工序必須徹底清除焊盤上的油污，雜質(zhì)及氧化層，為浸錫提供新鮮可焊的銅表面?，F(xiàn)在較常采用的前處理工藝是機械式噴淋，首先是硫酸-雙氧水微蝕刻，微蝕后浸酸，然后是水噴淋沖洗，熱風(fēng)吹干，噴助焊劑，立即熱風(fēng)整平。前處理不良造成的露銅現(xiàn)象是不分類型批次同時大量出現(xiàn)的，露銅點常常是分布整個板面，在邊緣上更是嚴(yán)重。使用放大鏡觀察前處理后的線路板將發(fā)現(xiàn)焊盤上有明顯殘留的氧化點和污跡。出現(xiàn)類似情況應(yīng)對微蝕溶液進(jìn)行化學(xué)分析，檢查第二道酸洗溶液，調(diào)整溶液的濃度更換由于時間使用過長污染嚴(yán)重的溶液，檢查噴淋系統(tǒng)是否通暢。適當(dāng)?shù)难娱L處理時間也可提高處理效果，但需注意會出現(xiàn)的過腐蝕現(xiàn)象，返工的線路板經(jīng)熱風(fēng)整平后處理線再在5%的鹽酸溶液中處理一下，去除表面的氧化物。2.焊盤表面不潔，有殘余的阻焊劑污染焊盤。目前大部份的廠家采用全板絲網(wǎng)印刷液態(tài)感光阻焊油墨，然后通過曝光、顯影去除多余的阻焊劑，得到時間的阻焊圖形。在該過程中，預(yù)烘過程控制不好，溫度過高時間過長都會造成顯影的困難。阻焊底片上是否有缺陷，顯影液的成份及溫度是否正確，顯影時的速度即顯影點是否正確，噴嘴是否堵塞及噴嘴的壓力是否正常，水洗是否良好，其中任何一點情況都會給焊盤上留下殘點。如由于底片的原因形成的露銅一般較有規(guī)律性，都在同一點上。該種情況使用放大鏡可發(fā)現(xiàn)在露銅處有阻焊物質(zhì)的殘留痕跡，PCB設(shè)計一般在固化工序前應(yīng)設(shè)立一崗位對圖形及金屬化孔內(nèi)部進(jìn)行檢查，保證送到下一工序的印刷線路板的焊盤和金屬化孔內(nèi)清潔無阻焊油墨殘留。3.助焊劑活性不夠助焊劑的作用是改善銅表面的潤濕性，保護(hù)層壓板表面不過熱，且為焊料涂層提供保護(hù)作用。如助焊劑活性不夠，銅表面潤濕性不好，焊料就不能完全覆蓋焊盤，其露銅現(xiàn)象與前處理不佳類似，延長前處理時間可減輕露銅現(xiàn)象?，F(xiàn)在的助焊劑幾乎全為酸性助焊劑，內(nèi)含有酸性添加劑，如酸性過高會產(chǎn)生咬銅現(xiàn)象嚴(yán)重，造成焊料中的銅含量高引起鉛錫粗糙;酸性過低，則活性弱，會導(dǎo)致露銅。如鉛錫槽中的銅含量大要及時除銅。工藝技術(shù)人員選擇一個質(zhì)量穩(wěn)定可靠的助焊劑對熱風(fēng)整平有重要的影響，優(yōu)良的助焊劑的是熱風(fēng)整平質(zhì)量的保證。

河北專業(yè)PCB鋁基板尤其在使用高速數(shù)據(jù)網(wǎng)絡(luò)時，攔截大量信息所需要的時間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時間。專業(yè)PCB鋁基板數(shù)據(jù)雙絞線中的絞合線對在低頻下可以靠自身的絞合來抵抗外來干擾及線對之間的串音，但在高頻情況下(尤其在頻率超過250MHz以上時)，僅靠線對絞合已無法達(dá)到抗干擾的目的，只有屏蔽才能夠抵抗外界干擾。電纜屏蔽層的作用就像一個法拉第護(hù)罩，干擾信號會進(jìn)入到屏蔽層里，但卻進(jìn)入不到導(dǎo)體中。因此，數(shù)據(jù)傳輸可以無故障運行。由于屏蔽電纜比非屏蔽電纜具有較低的輻射散發(fā)，因而防止了網(wǎng)絡(luò)傳輸被攔截。屏蔽網(wǎng)絡(luò)(屏蔽的電纜及元器件)能夠顯著減小進(jìn)入到周圍環(huán)境中而可能被攔截的電磁能輻射等級。不同干擾場的屏蔽選擇干擾場主要有電磁干擾及射頻干擾兩種。電磁干擾(EMI)主要是低頻干擾，馬達(dá)、熒光燈以及電源線是通常的電磁干擾源。射頻干擾(RFI)是指無線頻率干擾，主要是高頻干擾。無線電、電視轉(zhuǎn)播、雷達(dá)及其他無線通訊是通常的射頻干擾源。對于抵抗電磁干擾，選擇編織屏蔽最為有效，因其具有較低的臨界電阻;對于射頻干擾,箔層屏蔽最有效,因編織屏蔽依賴于波長的變化，它所產(chǎn)生的縫隙使得高頻信號可自由進(jìn)出導(dǎo)體;而對于高低頻混合的干擾場，則要采用具有寬帶覆蓋功能的箔層加編織網(wǎng)的組合屏蔽方式。通常，網(wǎng)狀屏蔽覆蓋率越高，屏蔽效果就越好。