一個(gè)高明的CAD工程師需要做的是：如何綜合考慮各方意見(jiàn)，達(dá)到最佳結(jié)合點(diǎn)。以下為EDADOC專(zhuān)家根據(jù)個(gè)人在通訊產(chǎn)品PCB設(shè)計(jì)的多年經(jīng)驗(yàn)，所總結(jié)出來(lái)的層疊設(shè)計(jì)參考，與大家共享。 PCB層疊設(shè)計(jì)基本原則 CAD工程師在完成布局(或預(yù)布局)后，重點(diǎn)對(duì)本板的布線瓶徑處進(jìn)行分析，再結(jié)合EDA軟件關(guān)于布線密度(PIN/RAT)的報(bào)告參數(shù)、綜合本板諸如差分線、敏感信號(hào)線、特殊拓?fù)浣Y(jié)構(gòu)等有特殊布線要求的信號(hào)數(shù)量、種類(lèi)確定布線層數(shù);再根據(jù)單板的電源、地的種類(lèi)、分布、有特殊布線需求的信號(hào)層數(shù)，綜合單板的性能指標(biāo)要求與成本承受能力，確定單板的電源、地的層數(shù)以及它們與信號(hào)層的相對(duì)排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號(hào)層盡可能與地平面相鄰(確保關(guān)鍵信號(hào)層與地平面相鄰);C)主電源盡可能與其對(duì)應(yīng)地相鄰;D)盡量避免兩信號(hào)層直接相鄰;

開(kāi)發(fā)電路板組裝測(cè)試Via hole導(dǎo)通孔起線路互相連結(jié)導(dǎo)通的作用，電子行業(yè)的發(fā)展，同時(shí)也促進(jìn)PCB的發(fā)展，也對(duì)印制板制作工藝和表面貼裝技術(shù)提出更高要求。電路板組裝測(cè)試生產(chǎn)商Via hole塞孔工藝應(yīng)運(yùn)而生，同時(shí)應(yīng)滿足下列要求：(一)導(dǎo)通孔內(nèi)有銅即可，阻焊可塞可不塞;(二)導(dǎo)通孔內(nèi)必須有錫鉛，有一定的厚度要求(4微米)，不得有阻焊油墨入孔，造成孔內(nèi)藏錫珠;(三)導(dǎo)通孔必須有阻焊油墨塞孔，不透光，不得有錫圈，錫珠以及平整等要求。隨著電子產(chǎn)品向“輕、薄、短、小”方向發(fā)展，PCB也向高密度、高難度發(fā)展，因此出現(xiàn)大量SMT、BGA的PCB，而客戶在貼裝元器件時(shí)要求塞孔，主要有五個(gè)作用：(一)防止PCB過(guò)波峰焊時(shí)錫從導(dǎo)通孔貫穿元件面造成短路;特別是我們把過(guò)孔放在BGA焊盤(pán)上時(shí)，就必須先做塞孔，再鍍金處理，便于BGA的焊接。(二)避免助焊劑殘留在導(dǎo)通孔內(nèi);(三)電子廠表面貼裝以及元件裝配完成后PCB在測(cè)試機(jī)上要吸真空形成負(fù)壓才完成：(四)防止表面錫膏流入孔內(nèi)造成虛焊，影響貼裝;

PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理;最典型的就是時(shí)鐘線，通常它不需經(jīng)過(guò)任何其它邏輯處理，因而其延時(shí)會(huì)小于其它相關(guān)信號(hào)。高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過(guò)一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)),一般要求延遲差不超過(guò)1/4時(shí)鐘周期,單位長(zhǎng)度的線延遲差也是固定的,延遲跟線寬,線長(zhǎng),銅厚,板層結(jié)構(gòu)有關(guān),但線過(guò)長(zhǎng)會(huì)增大分布電容和分布電感,使信號(hào)質(zhì)量,所以時(shí)鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會(huì)使信號(hào)中的上升元中的高次諧波相移,造成信號(hào)質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號(hào)的上升時(shí)間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場(chǎng)合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如CIClk,AGPClk，它的作用有兩點(diǎn)：1、阻抗匹配2、濾波電感。對(duì)一些重要信號(hào)，如INTEL HUB架構(gòu)中的HUBLink，一共13根，跑233MHz，要求必須嚴(yán)格等長(zhǎng)，以消除時(shí)滯造成的隱患，繞線是解決辦法。一般來(lái)講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI33MHzClock的線長(zhǎng)要求。若在一般普通PCB板中，是一個(gè)分布參數(shù)的 LC濾波器，還可作為收音機(jī)天線的電感線圈，短而窄的蛇形走線可做保險(xiǎn)絲等等.

一個(gè)布局是否合理沒(méi)有判斷標(biāo)準(zhǔn)，可以采用一些相對(duì)簡(jiǎn)單的標(biāo)準(zhǔn)來(lái)判斷布局的優(yōu)劣。最常用的標(biāo)準(zhǔn)就是使飛線總長(zhǎng)度盡可能短。一般來(lái)說(shuō)，飛線總長(zhǎng)度越短，意味著布線總長(zhǎng)度也是越短(注意：這只是相對(duì)于大多數(shù)情況是正確的，并不是完全正確);走線越短，走線所占據(jù)的印制板面積也就越小，布通率越高。在走線盡可能短的同時(shí)，還必須考慮布線密度的問(wèn)題。如何布局才能使飛線總長(zhǎng)度最短并且保證布局密度不至于過(guò)高而不能實(shí)現(xiàn)是個(gè)很復(fù)雜的問(wèn)題。因?yàn)?，調(diào)整布局就是調(diào)整封裝的放置位置，一個(gè)封裝的焊盤(pán)往往和幾個(gè)甚至幾十個(gè)網(wǎng)絡(luò)同時(shí)相關(guān)聯(lián)，減小一個(gè)網(wǎng)絡(luò)飛線長(zhǎng)度可能會(huì)增長(zhǎng)另一個(gè)網(wǎng)絡(luò)的飛線長(zhǎng)度。如何能夠調(diào)整封裝的位置到最佳點(diǎn)實(shí)在給不出太實(shí)用的標(biāo)準(zhǔn)，實(shí)際操作時(shí)，主要依靠設(shè)計(jì)者的經(jīng)驗(yàn)觀查屏幕顯示的飛線是否簡(jiǎn)捷、有序和計(jì)算出的總長(zhǎng)度是否最短。飛線是手工布局和布線的主要參考標(biāo)準(zhǔn)，手工調(diào)整布局時(shí)盡量使飛線走最短路徑，手工布線時(shí)常常按照飛線指示的路徑連接各個(gè)焊盤(pán)。Protel的飛線優(yōu)化算法可以有效地解決飛線連接的最短路徑問(wèn)題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹(shù)飛線。在布線參數(shù)設(shè)置中的飛線模式頁(yè)可以設(shè)置飛線連接策略，應(yīng)該選擇最短樹(shù)策略。動(dòng)態(tài)飛線在有關(guān)飛線顯示和控制一節(jié)中已經(jīng)講到： 執(zhí)行顯示網(wǎng)絡(luò)飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開(kāi)關(guān)打開(kāi)，執(zhí)行隱含全部飛線命令后飛線顯示開(kāi)關(guān)關(guān)閉。