PCB設(shè)計是一個細(xì)致的工作，需要的就是細(xì)心和耐心。剛開始做設(shè)計的新手經(jīng)常犯的錯誤就是一些細(xì)節(jié)錯誤。器件管腳弄錯了，器件封裝用錯了，管腳順序畫反了等等，有些可以通過飛線來解決，有些可能就讓一塊板子直接變成了廢品。畫封裝的時候多檢查一遍，投板之前把封裝打印出來和實際器件比一下，多看一眼，多檢查一遍不是強迫癥，只是讓這些容易犯的低級錯誤盡量避免。否則設(shè)計的再好看的板子，上面布滿飛線，也就遠(yuǎn)談不上優(yōu)秀了。(二) 學(xué)會設(shè)置規(guī)則其實現(xiàn)在不光高級的PCB設(shè)計軟件需要設(shè)置布線規(guī)則，一些簡單易用的PCB工具同樣可以進(jìn)行規(guī)則設(shè)置。人腦畢竟不是機(jī)器，那就難免會有疏忽有失誤。所以把一些容易忽略的問題設(shè)置到規(guī)則里面，讓電腦幫助我們檢查，盡量避免犯一些低級錯誤。另外，完善的規(guī)則設(shè)置能更好的規(guī)范后面的工作。所謂磨刀不誤砍柴工，板子的規(guī)模越復(fù)雜規(guī)則設(shè)置的重要性越突出?，F(xiàn)在很多EDA工具都有自動布線功能，如果規(guī)則設(shè)置足夠詳細(xì)，讓工具自己幫你去設(shè)計，你在一旁喝杯咖啡，不是更愜意的事情嗎?(三) 為別人考慮的越多，自己的工作越少在進(jìn)行PCB設(shè)計的時候，盡量多考慮一些最終使用者的需求。比如，如果設(shè)計的是一塊開發(fā)板，那么在進(jìn)行PCB設(shè)計的時候就要考慮放置更多的絲印信息，這樣在使用的時候會更方便，不用來回的查找原理圖或者找設(shè)計人員支持了。如果設(shè)計的是一個量產(chǎn)產(chǎn)品，那么就要更多的考慮到生產(chǎn)線上會遇到的問題，同類型的器件盡量方向一致，器件間距是否合適，板子的工藝邊寬度等等。這些問題考慮的越早，越不會影響后面的設(shè)計，也可以減少后面支持的工作量和改板的次數(shù)?？瓷先ラ_始設(shè)計上用的時間增加了，實際上是減少了自己后續(xù)的工作量。在板子空間信號允許的情況下，盡量放置更多的測試點，提高板子的可測性，這樣在后續(xù)調(diào)試階段同樣能節(jié)省更多的時間，給發(fā)現(xiàn)問題提供更多的思路。

相信對做硬件的工程師，畢業(yè)開始進(jìn)公司時，在設(shè)計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經(jīng)驗對我們來說是遠(yuǎn)遠(yuǎn)不夠的哦，當(dāng)然如果你沒有注意這些細(xì)節(jié)問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠(yuǎn)了起不到效果等等”，往往經(jīng)驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關(guān)資料，為什么設(shè)計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網(wǎng)上的資料很雜散，很少能找到一個很全方面講解的。下面這些內(nèi)容是我轉(zhuǎn)載的一篇關(guān)于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發(fā)生。老師問： 為什么去耦電容就近擺放呢?學(xué)生答： 因為它有有效半徑哦，放的遠(yuǎn)了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關(guān)系。當(dāng)芯片對電流的需求發(fā)生變化時，會在電源平面的一個很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質(zhì)中傳播需要一定的時間，因此從發(fā)生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達(dá)擾動區(qū)也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

一個布局是否合理沒有判斷標(biāo)準(zhǔn)，可以采用一些相對簡單的標(biāo)準(zhǔn)來判斷布局的優(yōu)劣。最常用的標(biāo)準(zhǔn)就是使飛線總長度盡可能短。一般來說，飛線總長度越短，意味著布線總長度也是越短(注意：這只是相對于大多數(shù)情況是正確的，并不是完全正確);走線越短，走線所占據(jù)的印制板面積也就越小，布通率越高。在走線盡可能短的同時，還必須考慮布線密度的問題。如何布局才能使飛線總長度最短并且保證布局密度不至于過高而不能實現(xiàn)是個很復(fù)雜的問題。因為，調(diào)整布局就是調(diào)整封裝的放置位置，一個封裝的焊盤往往和幾個甚至幾十個網(wǎng)絡(luò)同時相關(guān)聯(lián)，減小一個網(wǎng)絡(luò)飛線長度可能會增長另一個網(wǎng)絡(luò)的飛線長度。如何能夠調(diào)整封裝的位置到最佳點實在給不出太實用的標(biāo)準(zhǔn)，實際操作時，主要依靠設(shè)計者的經(jīng)驗觀查屏幕顯示的飛線是否簡捷、有序和計算出的總長度是否最短。飛線是手工布局和布線的主要參考標(biāo)準(zhǔn)，手工調(diào)整布局時盡量使飛線走最短路徑，手工布線時常常按照飛線指示的路徑連接各個焊盤。Protel的飛線優(yōu)化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹飛線。在布線參數(shù)設(shè)置中的飛線模式頁可以設(shè)置飛線連接策略，應(yīng)該選擇最短樹策略。動態(tài)飛線在有關(guān)飛線顯示和控制一節(jié)中已經(jīng)講到： 執(zhí)行顯示網(wǎng)絡(luò)飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關(guān)打開，執(zhí)行隱含全部飛線命令后飛線顯示開關(guān)關(guān)閉。

山東開發(fā)SMT插件現(xiàn)在市面上流行的EDA工具軟件很多，但除了使用的術(shù)語和功能鍵的位置不一樣外都大同小異，開發(fā)SMT插件如何用這些工具更好地實現(xiàn)PCB的設(shè)計呢?在開始布線之前對設(shè)計進(jìn)行認(rèn)真的分析以及對工具軟件進(jìn)行認(rèn)真的設(shè)置將使設(shè)計更加符合要求。下面是一般的設(shè)計過程和步驟。1、確定PCB的層數(shù)電路板尺寸和布線層數(shù)需要在設(shè)計初期確定。如果設(shè)計要求使用高密度球柵數(shù)組(BGA)組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。布線層的數(shù)量以及層疊(stack-up)方式會直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實現(xiàn)期望的設(shè)計效果。多年來，人們總是認(rèn)為電路板層數(shù)越少成本就越低，但是影響電路板的制造成本還有許多其它因素。近幾年來，多層板之間的成本差別已經(jīng)大大減小。在開始設(shè)計時最好采用較多的電路層并使敷銅均勻分布，以避免在設(shè)計臨近結(jié)束時才發(fā)現(xiàn)有少量信號不符合已定義的規(guī)則以及空間要求，從而被迫添加新層。在設(shè)計之前認(rèn)真的規(guī)劃將減少布線中很多的麻煩。2、設(shè)計規(guī)則和限制自動布線工具本身并不知道應(yīng)該做些什幺。為完成布線任務(wù)，布線工具需要在正確的規(guī)則和限制條件下工作。不同的信號線有不同的布線要求，要對所有特殊要求的信號線進(jìn)行分類，不同的設(shè)計分類也不一樣。每個信號類都應(yīng)該有優(yōu)先級，優(yōu)先級越高，規(guī)則也越嚴(yán)格。規(guī)則涉及印制線寬度、過孔的最大數(shù)量、平行度、信號線之間的相互影響以及層的限制，這些規(guī)則對布線工具的性能有很大影響。認(rèn)真考慮設(shè)計要求是成功布線的重要一步。